

BEST AVAILABLE COPY

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-30186

(43) 公開日 平成6年(1994)2月4日

(51) Int.Cl.⁵ 識別記号 廣内整理番号 F I 技術表示箇所
H 0 4 N 1/028 A 9070-5C
1/04 1 0 3 E 7251-5C
5/335 Z

審査請求 未請求 請求項の数 5(全 8 頁)

(21)出願番号 特願平4-206143
(22)出願日 平成4年(1992)7月10日

(71)出願人 000005496
富士ゼロックス株式会社
東京都港区赤坂三丁目3番5号

(72)発明者 中川 英悟
神奈川県海老名市本郷2274番地 富士ゼロ
ックス株式会社海老名事業所内

(72)発明者 山田 紀一
神奈川県海老名市本郷2274番地 富士ゼロ
ックス株式会社海老名事業所内

(72)発明者 池田 周穂
神奈川県海老名市本郷2274番地 富士ゼロ
ックス株式会社海老名事業所内


(74)代理人 弁理士 阪本 清幸 (外1名)

(54) 【発明の名稱】 イメージセンサの駆動方法及びイメージセンサ

(57) 【要約】

【目的】 高速動作が可能でしかもS/N比のよいイメージセンサを提供する。

【構成】 フォトダイオードから所定の周期で読み出され、入力端子に印加された信号は増幅回路8で増幅された後に、第5スイッチング素子26及び第9スイッチング素子29を介してオフセットキャンセル回路10a, 10bに入力されるようになっている。そして、この第5スイッチング素子26及び第9スイッチング素子29の導通周期は、入力端子に印加されるフォトダイオードからの信号の出力周期の略2倍に設定されており、且つ相互の導通タイミングは、略半周期のずれを有している。そして、マルチブレクサ6からは、オフセットキャンセル回路10a, 10bの出力信号が交互に出力されるようになっている。



BEST AVAILABLE COPY

(2)

特開平6-30186

2

【特許請求の範囲】

【請求項1】 フォトダイオードから一定の周期で読み出した光電荷を前記光電荷の読み出し周期の略2倍の周期でサンプリングする第1のサンプリング工程と、前記第1のサンプリング工程終了後に前記光電荷の読み出し周期の略2倍の周期で前記光電荷をサンプリングする第2のサンプリング工程とを交互に繰り返すと共に、前記第1のサンプリング工程を実行しつつ当該第1のサンプリング工程の直前に実行された前記第2のサンプリング工程においてサンプリングされた信号を出力し、前記第1のサンプリング工程の実行終了後は前記第2のサンプリング工程を実行しつつ当該第2のサンプリング工程の直前に実行された前記第1のサンプリング工程においてサンプリングされた信号を出力することを繰り返してなることを特徴とするイメージセンサの駆動方法。

【請求項2】 フォトダイオードから一定の周期で入力された光電荷を増幅する増幅手段と、前記増幅手段の出力信号に含まれるオフセット信号を除去する2つのオフセット除去手段と、前記増幅手段と前記2つのオフセット除去手段との間に接続される信号切替手段と、前記2つのオフセット除去手段の出力信号を選択的に出力する選択出力手段と、を具備するイメージセンサであって、前記信号切替手段は前記増幅手段の出力信号を前記フォトダイオードからの光電荷の出力周期の略2倍の周期で前記2つのオフセット除去手段の一方のオフセット手段に入力する第1のサンプリング部と、前記増幅手段の出力信号を前記フォトダイオードからの光電荷の出力周期の略2倍の周期で前記2つのオフセット除去手段の他方のオフセット手段に入力する第2のサンプリング部とを有してなり、前記第1のサンプリング部と前記第2のサンプリング部は、互いに半周期のずれをもって前記サンプリング動作を行い、前記選択出力手段は前記第1のサンプリング部がサンプリング動作状態にある間、前記第2のサンプリング部の出力信号を選択して出力する一方、前記第2のサンプリング部がサンプリング動作状態にある間、前記第1のサンプリング部の出力信号を選択して出力することを特徴とするイメージセンサ。

【請求項3】 増幅手段の増幅度を周期的に変える増幅度調整手段を設けたことを特徴とする請求項2記載のイメージセンサ。

【請求項4】 増幅度調整手段は増幅手段にフォトダイオードからの信号が入力されている間、前記増幅手段の増幅度をその前後に比して大とすることを特徴とする請求項3記載のイメージセンサ。

【請求項5】 増幅度調節手段は増幅手段を構成する増幅度回路の帰還抵抗器に抵抗器を一定周期で並列接続することを特徴とする請求項3又は請求項4記載のイメージセンサ。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、ファクシミリ、画像スキャナ等の画像読取部に用いられるイメージセンサに係り、特に、駆動周波数の改善を図ったものに関する。

【0002】

【従来の技術】 ファクシミリ、画像スキャナ等に使用されているイメージセンサとして代表的なものに、原稿からの反射光をフォトダイオードにより受光し、この受光光を光電変換し、原稿画像に対応した電気信号を得るようしたものが公知・周知となっている。かかるイメージセンサにおいては、その出力信号にいわゆるオフセットノイズが含まれることがある。このオフセットノイズは、画像濃度のむらや画質の低下を引き起こす原因となるため、極力小さいことが望まれる。このため、このオフセットノイズを抑圧する技術が種々提案されており、例えば、特開昭63-28167号公報には、いわゆるオフセットノイズの原因となるノイズ信号を画像信号と分離して捕捉し、ノイズを含んだ画像信号から先のノイズ信号を減算してオフセットノイズのない画像信号を得るようにしたもののが開示されている。

【0003】

【発明が解決しようとする課題】 上述のイメージセンサにおいては、減算処理を施した後に画像信号を所望のレベルにするために増幅器が用いられているが、この増幅器には最適動作周波数があるために、イメージセンサが用いられる装置の高速化に伴い単にそのイメージセンサ駆動周波数を上げる訳にはゆかず次述するような問題を生ずることがあった。

【0004】 図4には上述した従来例における増幅回路を簡略化した一例が示されており、以下、同図を参照しつつイメージセンサの駆動周波数を大きくする際に生ずる問題について説明する。図4に示された回路は図示しないフォトダイオードからの画像信号を増幅するようになっており、各ビット(b1t)毎、すなわち、1つのフォトダイオードに対して同図において点線で囲まれた部分が接続されて、フォトダイオードからの信号が入力されるようになっている。各ビット毎の回路は全く同一であるので、1b1t目に示された回路について概略的に説明すれば、この回路は、演算増幅器50を中心に構成される初段増幅部51と、演算増幅器52を中心に構成される終段増幅部53とを有してなるものである。

【0005】 初段増幅部51は、抵抗器54と抵抗器55とで増幅度が決定された非反転増幅回路となっている。また、抵抗器54には高周波ノイズを遮断する作用をするコンデンサ56が並列接続されている。一方、終段増幅部53は、演算増幅器52によって増幅度1のボルテージフォローワ回路が形成されている。したがって、この1ビット当たりの増幅度回路のトータルの増幅度特性は上述した初段増幅部51の増幅度特性によって略定まるようになっている。すなわち、よく知られているように、初段増幅部51における過渡応答特性は、抵抗器55の抵

BEST AVAILABLE COPY

(3)

特開平6-30186

3

4

抗値及びコンデンサ56の容量値の積である時定数により略定まる。例えば、この回路を駆動周波数f1(例えば、1MHz程度)で駆動した場合、入力端子に図5(a)において一点鎖線で示されたような方形波信号を印加したとすると、初段増幅部51の出力点Aには同図(a)に実線で示されるような信号波形が得られる。かかる場合、信号の入力時から十分時間が経過した時刻t sにおいて、出力電圧がサンプリングされて終段増幅部53に入力されるとすると、この時刻t sにおける出力点Aの電圧値をV2、同時刻における理想電圧値をV1(初段増幅部51がいわゆる理想的増幅器と仮定した際に出力される出力信号の値)とした場合、その差△V($\Delta V = V1 - V2$)は、駆動周波数が初段増幅部51の最適動作周波数の範囲内であれば、V2は、信号変化が十分に収束した時点での値であるので、実用上問題にならない程度に小さい。

【0006】しかし、この回路をさらに高い周波数(回路の最適動作周波数範囲外の周波数)で駆動した場合には、回路自体の過渡応答特性は変わらないので、出力信号が十分に立ち上がってない時点でサンプリングすることとなり(図5(b)参照)、サンプリング時刻t s1での出力点Aにおける電圧値V2aと理想電圧値V1との差△Va($\Delta Va = V1 - V2a$)は、無視できない大きさとなってしまう。そこで、図4に示された回路においてコンデンサ56の容量を調整して時定数を小さくすることにより回路の過渡応答特性を改善することが考えられる。この場合、過渡応答特性が改善されることにより、図5(c)に示されるように時刻t sでの出力点Aにおける電圧値V2cは十分大きくなり、このためサンプリング誤差△Vcは十分小さくなる。

【0007】しかし、コンデンサ56の容量を小さくすることは、このコンデンサ56の容量と抵抗器55の抵抗値とで定まる時定数を小さくし、これにより、よく知られているように初段増幅部51のカットオフ周波数を高周波域にシフトする結果を招くこととなる(図6参照)、ところが、カットオフ周波数が高周波域へシフトすると、いわゆる高周波ノイズが増大して画像信号のS/N比を劣化させる結果を招くこととなり、イメージセンサの駆動周波数の向上と出力信号のS/N比の向上は相反する要求であるというという問題があった。本発明は、上記実情に鑑みてなされたもので、高速駆動が可能でしかもS/N比のよいイメージセンサの駆動方法及びイメージセンサを提供するものである。

【0008】

【課題を解決するための手段】上記問題点を解決するため請求項1記載の発明に係るイメージセンサの駆動方法は、フォトダイオードから一定の周期で読み出した光電荷を前記光電荷の読み出し周期の約2倍の周期でサンプリングする第1のサンプリング工程と、前記第1のサンプリング工程終了後に前記光電荷の読み出し周期の約2

倍の周期で前記光電荷をサンプリングする第2のサンプリング工程とを交互に繰り返すと共に、前記第1のサンプリング工程を実行しつつ当該第1のサンプリング工程の直前に実行された前記第2のサンプリング工程においてサンプリングされた信号を出力し、前記第1のサンプリング工程の実行終了後は前記第2のサンプリング工程を実行しつつ当該第2のサンプリング工程の直前に実行された前記第1のサンプリング工程においてサンプリングされた信号を出力することを繰り返してなるものである。

【0009】また、請求項2記載の発明に係るイメージセンサは、フォトダイオードから一定の周期で入力された光電荷を増幅する増幅手段と、前記増幅手段の出力信号に含まれるオフセット信号を除去する2つのオフセット除去手段と、前記増幅手段と前記2つのオフセット除去手段との間に接続される信号切替手段と、前記2つのオフセット除去手段の出力信号を選択的に出力する選択出力手段とを具備するイメージセンサであって、前記信号切替手段は前記増幅手段の出力信号を前記フォトダイオードからの光電荷の出力周期の約2倍の周期で前記2つのオフセット除去手段の一方のオフセット手段に入力する第1のサンプリング部と、前記増幅手段の出力信号を前記フォトダイオードからの光電荷の出力周期の約2倍の周期で前記2つのオフセット除去手段の他方のオフセット手段に入力する第2のサンプリング部とを有しており、前記第1のサンプリング部と前記第2のサンプリング部は、互いに半周期のずれをもって前記サンプリング動作を行い、前記選択出力手段は前記第1のサンプリング部がサンプリング動作状態にある間、前記第2のサンプリング部の出力信号を選択して出力する一方、前記第2のサンプリング部がサンプリング動作状態にある間、前記第1のサンプリング部の出力信号を選択して出力してなるものである。そして、上述のイメージセンサには増幅手段の増幅度を変える増幅度調整手段を設けると好適である。さらに、増幅度調整手段は、増幅度にフォトダイオードからの信号が入力されている間、前記増幅手段の増幅度をその前後に比して大とするよう動作するものが好適である。また、さらに増幅度調整手段は、増幅度を構成する増幅回路の帰還抵抗器に抵抗器を一定周期で並列接続するものが好適である。

【0010】

【作用】請求項1記載の発明に係るイメージセンサの駆動方法においては、一定周期でフォトダイオードから一定周期で読み出された信号を、この信号の読み出し周期の約2倍の周期、すなわち、約1周期おきにしかも略半周期のずれをもって交互にサンプリングする2つの工程を繰り返すようにし、しかも、一方のサンプリング工程の実行中に当該サンプリング工程の直前に実行された他方のサンプリング工程でサンプリングされた信号が出力されるもので、各々のサンプリング工程の繰り返し周期

BEST AVAILABLE COPY

(4)

特開平6-30186

5

は、フォトダイオードから信号の読み出し周期（駆動速度）より遅くて済むので、フォトダイオードの駆動速度の高速化にも十分対応でき高速化にともなうS/N比の低下が少なくなるものである。

【0011】また、請求項2記載の発明に係るイメージセンサにおいて、増幅手段からは、一定周期でこの増幅手段に入力されたフォトダイオードからの信号が増幅出力され、信号切換手段に入力される。この信号切換手段の第1のサンプリング部と第2のサンプリング部とがフォトダイオードから増幅手段への信号入力の周期の略2倍の周期でしかも互いに半周期ずれた動作タイミングで動作することにより、信号切換手段に入力された画像信号は、第1のサンプリング部に接続された一方のオフセット除去手段と、第2のサンプリング部に接続された他方のオフセット除去手段とに交互に入力される。そして、選択出力手段により第1のサンプリング部がサンプリング動作状態にある間は、第2のサンプリング部の信号が選択されて出力され、第2のサンプリング部がサンプリング動作状態にある間は、第1のサンプリング部の信号が出力されることとなり、増幅手段以降の回路動作速度はフォトダイオードから増幅手段への信号入力速度の略半分で済み、その分、動作速度の高速化に伴うS/N比の低下が少なくなるものである。

【0012】さらに、請求項3記載の発明に係るイメージセンサにおいては、上述した請求項2記載のイメージセンサの増幅手段の増幅度を変える増幅度調整手段が設けられ、この増幅度調整手段によって増幅手段は増幅度が変えられ必要に応じた適切な増幅動作が確保される。特に、請求項4記載のように一定期間だけ増幅度を上げるようにすることにより、必要な場合にのみ増幅度を大として、不要な入力信号を大増幅することのないようにし、大きなダイナミックレンジが確保されることとなる。

【0013】

【実施例】以下、図1乃至図3を参照しつつ、本発明に係るイメージセンサ及びその駆動方法について説明する。ここで、図1は本発明に係るイメージセンサにおける駆動回路の一実施例を示す回路図、図2は本発明に係るイメージセンサの概略構成を示す構成図、図3は図1に示された駆動回路の動作を説明するための主要部におけるタイミングチャートである。このイメージセンサは、図2に示されるように、センサ部1と信号処理部2とに大別できるもので、この内、センサ部1は例えばフォトダイオード3を複数直線状（又はいわゆる二次元アレイであってもよい）に配列してなる公知・周知の構成を有してなるものである。すなわち、センサ部1は、複数のフォトダイオード3がそのカソード側において相互に接続されてバイアス電圧VBが印加されるようになっている。一方、複数のフォトダイオード3のアノードはそれぞれ別個に信号処理部2の入力段に接続されている。

6
る。また、複数のフォトダイオード3の各アノードと信号処理部2とを接続する配線とアース間に配線容量が形成されるが図1においては、コンデンサの電気記号の脇にCLの符号を付して示してある。

【0014】さらに、複数のフォトダイオード3のアノードとアース間にそれぞれMOS型トランジスタ等を用いてなるスイッチング素子4が接続されており、フォトダイオード3からの光電荷の読み出しが終了した後に、先の配線容量CLの蓄積電荷を次のタイミングでの光電荷の読み出しに備えて放電させる機能を果たしている。尚、図2において各フォトダイオード3と並列接続されたコンデンサCpは、よく知られているようにフォトダイオード3の内部に形成されるいわゆる寄生容量を便宜的に表したものである。このセンサ部1は、先に述べたように公知・周知の構成のものであるので、ここでの説明は以上の概略的説明に止め、詳細な説明は省略する。

【0015】次に、本実施のイメージセンサにおける主要部である信号処理部2について、図1を参照しつつ具体的に説明する。この信号処理部2は、先のセンサ部1に設けられたフォトダイオード3の数に対応して設けられた信号処理回路5と、選択出力手段としてのマルチブレクサ6とからなるものである。信号処理回路5は、第1演算増幅器7を中心として構成される増幅手段としての増幅回路8と、信号切替手段として信号切替回路9と、この信号切替回路9に接続され同一の回路構成を有する2つのオフセット除去手段としてのオフセットキャニセル回路10a、10bを中心にしてなるものである。

【0016】本実施例の増幅回路8において、入力端子11とアース間に第1スイッチング素子（図3において「SW1」と略記）12が接続されると共に、入力端子11と第1演算増幅器7の非反転入力端子との間に第2スイッチング素子（図3において「SW2」と略記）13と第1コンデンサ14とが直列に接続されている。また、第1演算増幅器7の非反転入力端子には第2コンデンサ15の一端及び第3スイッチング素子（図3において「SW3」と略記）16の一端が共に接続されている。そして、第3スイッチング素子16の他端と第2コンデンサ15の他端は共に接続されて、バイアス電圧Vbが印加されるようになっている。

【0017】一方、第1演算増幅器7の反転入力端子には、第1、第2及び第3の各抵抗器17、18、19並びに第3コンデンサ20の一端がそれぞれ接続されている。そして、第1抵抗器17の他端には先の第2コンデンサ15と同様にバイアス電圧Vbが印加されるようになっており、第2抵抗器18及び第3コンデンサ20の他端は、共に第1演算増幅器7の出力端子に接続されている。さらに、第3抵抗器19は、第1演算増幅器21の出力端子に接続されている。また、第1演算増幅器7

BEST AVAILABLE COPY

(5)

7

の出力端子と第4演算増幅器21の入力端子との間には第4スイッチング素子(図3において「SW4」と略記)22が接続されると共に、第4演算増幅器21の入力端子とアース間には第4コンデンサ23が接続されている。尚、上述した増幅回路8の構成において、第1乃至第4スイッチング素子12、13、16、22を構成する好適な具体的な素子としては、例えば、MOS型トランジスタがある。

【0018】この増幅回路8は、第4スイッチング素子22のオンオフにより定まる増幅度で非反転増幅作用を行うものである。すなわち、この第4スイッチング素子22、第4コンデンサ23、第4演算増幅器21及び第3抵抗器19とで増幅度を切り替えるための回路が形成されており、第4スイッチング素子22が導通すると第3抵抗器19が第4演算増幅器21を介して第2抵抗器18と並列接続となるために、第1演算増幅器7を中心に構成される非反転増幅回路の増幅度が低下することとなる。尚、第4演算増幅器21は増幅度1に設定されており、いわゆるボルテージフォロワに形成されている。この第4スイッチング素子22の導通時の増幅度と非導通時の増幅度の差としては、本実施例においては約10倍程度に設定されている。

【0019】第1及び第2オフセットキャンセル回路10a、10bは、いずれも基本的に同一の回路構成をしてなるものであるが、後述するように動作タイミングがずれている点で異なっているものである。本実施例の第1オフセットキャンセル回路10aは第2演算増幅器24を、第2オフセットキャンセル回路10bは、第3演算増幅器25を、それぞれ有してなるものである。第2演算増幅器24の非反転入力端子と前述した増幅回路8の第1演算増幅器7の出力端子との間には、第5スイッチング素子(図3において「SW5」と略記)26、第5及び第6コンデンサ27、28が直列に接続されている。また、第3演算増幅器25の非反転入力端子と第1演算増幅器7の出力端子との間には第9スイッチング素子(図3において「SW9」と略記)29、第7及び第8コンデンサ30、31が接続されている。

【0020】また、第5コンデンサ27と第6コンデンサ28との接続点には、第6スイッチング素子(図3において「SW6」と略記)32の一端が、第2演算増幅器24の非反転入力端子には第8スイッチング素子(図3において「SW8」と略記)33の一端が、それぞれ接続されると共に、これら第6及び第8スイッチング素子32、33の他端は共に接続されてバイアス電圧Vbが印加されるようになっている。一方、第2オフセットキャンセル回路10bにおいては、第7コンデンサ30と第8コンデンサ33との接続点は、第10スイッチング素子(図3において「SW10」と略記)34の一端が、第3演算増幅器25の非反転入力端子には第12スイッチング素子35の一端が、それぞれ接続されると共

特開平6-30186

8

に、これら第10及び第12スイッチング素子34、35の他端は共に接続されてバイアス電圧Vbが印加されるようになっている。

【0021】さらに、第1オフセットキャンセル回路10aにおいては、第5コンデンサ27と第6コンデンサ28との接続点と第2演算増幅器24の反転入力端子との間に、第7スイッチング素子(図3において「SW7」と略記)36が、また、第2オフセットキャンセル回路10bにおいては、第7コンデンサ30と第8コンデンサ31との接続点と第3演算増幅器25の反転入力端子との間に第11スイッチング素子(図3において「SW11」と略記)38が、それぞれ接続されている。またさらに、第1オフセットキャンセル回路10aにおいては、第5スイッチング素子26と第5コンデンサ27の接続点とアース間には第9コンデンサ39が、一方、第2オフセットキャンセル回路10bにおいては、第9スイッチング素子29と第7コンデンサ30の接続点とアース間に第10コンデンサ40が、それぞれ接続されている。これら第9及び第10コンデンサ39、40は、第5スイッチング素子26又は第9スイッチング素子29を介していわゆるサンプル入力された信号を、第5スイッチング素子26又は第9スイッチング素子29が非導通状態となった後も保持するためのものである。

【0022】上述の第1及び第2オフセットキャンセル回路10a、10bの構成において、第5乃至第12スイッチング素子26、32、36、33、29、34、38、35を構成する好適な具体的な素子としては、例えば、MOS型トランジスタが挙げられる。

【0023】次に、上記構成における回路動作について、図3のタイミングチャートを参照しつつ説明する。尚、以下の説明において第1乃至第12スイッチング素子12、13、16、22、26、32、36、33、29、34、38、35は、図3に記された略称(SW1～SW12)を用いて説明する。先ず、入力端子11には、図3において「IN」と表記してある様に示されたように、一定の周期でオフセット電圧Vosに本来の画像信号電圧Vsが重畠された電圧Vos+Vsが印加される一方、画像信号がない部分ではオフセット電圧Vosのみが印加されるとする。

【0024】SW1が導通する(図3のSW1のタイミングチャートにおいて信号レベルがパルス状に立ち上がっている部分)周期は、センサ部1のフォトダイオード3からの光電荷の読み出し周期に一致しており、このSW1が導通状態となっている間、信号処理回路5は、入力信号の読み込み状態ではなく、SW1が非導通状態となっている間で且つSW2が導通状態となっている間、センサ部1から信号が入力される状態となる。尚、SW2は、先のSW1の導通周期の約1/2の周期で導通を繰り返している。

BEST AVAILABLE COPY

(6)

特開平6-30186

9

【0025】以下の動作説明はその便宜上、図3においてステップ0乃至8までのタイミングチャートを基に行うこととする。SW2及びSW3が共に導通状態になると(図3においてステップ1近傍参照)、オフセット電圧Vosに画像信号電圧Vsが重畠された電圧が第1コンデンサ14の一端(SW2側)に印加される。同時に第1コンデンサ14の他端にはSW3を介してバイアス電圧Vbが印加されるので、第1コンデンサ14の両端にはVb-(Vs+Vos)の電位差が生じることとなる。この後、SW1が非導通状態となり第1コンデンサ14の一端はいわゆるフローティング状態となる。

【0026】一方、SW4が導通している間、第1演算増幅器7を中心に形成される非反転増幅回路の増幅度は既述したように低くなっている。例えば、この場合の増幅度を100とすると、SW2が再び導通状態となる(図3のステップ4近傍)まで、第9コンデンサ39は第1演算増幅器7の出力電圧としてのVb+100・Vof1の電圧を充電して保持することとなる。ここで、Vof1は第1演算増幅器7の入力側におけるオフセット電圧であり、入力端子11に入力される入力信号に含まれるオフセット電圧Vosとは別個のものである。

【0027】また、SW7とSW8の導通(図3のステップ0と1の間)により第6コンデンサ28には第2演算増幅器24内部の入力側におけるオフセット電圧Vof2が印加されることとなる。これによって、第2演算増幅器の出力側にはオフセット電圧Vof2が現れないようになっている。次に、SW2が再び導通状態となると(図3のステップ4近傍)、第1コンデンサ14にはオフセット電圧Vosが印加され、第1コンデンサ14の電位差は、先のVb-(Vs+Vos)からオフセット電圧Vosが相殺されたVb-Vsに変化し、この電圧(Vb-Vs)が第1演算増幅器7の非反転入力端子に印加されることとなる。そしてこの時、SW4が非導通状態である(図3においてステップ4の時点におけるSW4参照)、第1演算増幅器7を中心に形成される非反転増幅回路の増幅度は、先のSW4の導通状態時に比して大となっており、例えばこの時の増幅度を1000とすれば、第1演算増幅器7の出力端子にはVb-1000・Vs+100・Vof1が印加されることとなる。そして、この電圧はSW5を介して第9コンデンサ39に充電・保持されることとなる。

【0028】第9コンデンサ39に充電・保持された電圧は、第5及び第6コンデンサ27、28を介して第2演算増幅器24の非反転入力端子に印加されることとなるが、その際、第1演算増幅器7内部のオフセット電圧Vof1が第1演算増幅器7により増幅されて出力された電圧分100・Vof1は、第5コンデンサ27によって除去されるため、第2演算増幅器24の非反転入力端子にはVb-1000・Vsが印加されることとなる。この結果、いわゆるボルテージフォロワを形成している第2演

算増幅器24の出力端子にはVb-100・Vsが出力されることとなる。この第2演算増幅器24の出力信号はマルチブレクサ6を介して出力されることとなるが、その出力タイミングは、上述した第1オフセットキャセル回路10aについての動作と基本的に同一の動作を第2オフセットキャセル回路10bが開始(図3のステップ7とステップ8の間)すると同時に出力が開始されるようになっている(図3のステップ7とステップ8の間ににおけるOUT1参照)。

【0029】ステップ7及び8の間でSW11、12、14が導通を開始すると同時に増幅回路8と第2オフセットキャセル回路10bについて上述したと同様な動作が開始されることとなる。そして、既に述べたようにこの間(図3のステップ7とステップ8の間からステップ13とステップ14の間までの期間)、第1オフセットキャセル回路10aはマルチブレクサ6を介して信号の出力状態となっている。すなわち、第1オフセットキャセル回路10aと第2オフセットキャセル回路10bは共に、画像信号を入力し、その入力信号からオフセット電圧を除去する動作と、オフセット電圧が除去された画像信号をマルチブレクサ6を介して出力する動作とをそれぞれ交互に行うもので、しかもその動作周期は互いに丁度半周期のずれをもっている。したがって、一方のオフセットキャセル回路がオフセット電圧の除去動作期間にある間、他方のオフセットキャセル回路はマルチブレクサ6を介して画像信号の出力状態にあることとなる。

【0030】本実施例においては、第4スイッチング素子22を設け、この第4スイッチング素子22をスイッチング動作させることにより一定時間第2抵抗器18と第3抵抗器19とを並列接続状態とし、増幅回路8の増幅度を変化させるように構成することにより、必要な信号、すなわち、画像信号電圧Vsのみが高増幅度で増幅されるので、入力信号に含まれるオフセット電圧Vosが抑圧されると共に増幅回路8においては、大きなダイナミックレンジが確保されることとなる。

【0031】また、本実施例においては、2つのオフセットキャセル回路10a、10bと信号切換回路9とを設け、フォトダイオード3から一定周期で読み出された画像信号を、信号切換回路9の第5スイッチング素子26と第9スイッチング素子29とを交互に導通させることにより、2つのオフセットキャセル回路10a、10bに交互に入力するよう構成することにより、第1及び第2オフセットキャセル回路10a、10bの各動作周期は、フォトダイオード3からの画像信号の読み出し周期の約2倍とすることができるので、動作速度はフォトダイオード3からの信号の読み出し速度より遅く済み、それだけ回路の負担が少なくなる。

【0032】【発明の効果】以上、述べたように、請求項1記載の発

BEST AVAILABLE COPY

(7)

明によれば、各サンプリング工程の動作速度は、フォトダイオードからの信号の出力速度の略半分で済むので、
フォトダイオードからの信号の読み出し速度の高速化に十分対応できるものである。また、請求項2記載の発明によれば、信号切換手段を設け、2つのオフセット除去手段によってフォトダイオードから読み出された信号を交互に処理するよう構成することにより、フォトダイオードの駆動速度を高速化しても、2つのオフセット除去手段での動作速度はその半分で済むので、高速化への対応が容易であり、しかも、動作速度が遅くて済むので高速化に伴うS/N比の低下が少なくて済み高速駆動ができる、しかもS/N比のよいイメージセンサを提供することができるという顕著な効果を奏するものである。さらに、請求項3記載、請求項4記載及び請求項5記載の発明においては、請求項2記載の発明における増幅手段の増幅度を変えるように構成することにより、必要ある場合にのみ増幅度を大とできるので、不要な信号を大幅することによるS/N比の低下を防止すると共に、大きなダイナミックレンジを確保することができるという

特開平6-30186

12

効果を奏するものである。

【図面の簡単な説明】

【図1】 本発明に係るイメージセンサの主要部の一実施例を示す回路図である。

【図2】 本発明に係るイメージセンサの全体構成を示す概略図である。

【図3】 本発明に係るイメージセンサの動作を説明するための主要部のタイミングチャートである。

【図4】 従来のイメージセンサの主要部の一実施例を示す回路図である。


【図5】 従来のイメージセンサにおける増幅回路の過渡応答特性を説明するための波形図である。

【図6】 従来のイメージセンサに用いられる増幅回路の周波数特性を示す特性線図である。

【符号の説明】

1…センサ部、 2…信号処理部、 3…フォトダイオード、 5…信号処理回路、 6…マルチブレクサ、 9…信号切換回路、 10a, 10b…オフセットキャニセル回路

【図1】




BEST AVAILABLE COPY


(8)

特開平6-30186


【図3】



【図4】



【図5】



【図6】

